BIT PHASE SYNCHRONIZING CIRCUIT

Patent number:

JP2250535

Publication date:

1990-10-08

Inventor:

Olkawa Yoshinori

Applicant:

NIPPON TELEGR & TELEPH CORP

Classification:

- International:

H04L7/00

- european:

Application number:


JP19890072174 19890324

Priority number(\$);

Abstract of JP2250535

PURPOSE:To attain the bit synchronization in a short time by using three clock signals having the phases shifted from each other to latch the input signals and deciding based on the levels of the output signals whether a different clock signal should be selected or the present clock signal should be continuously used.

CONSTITUTION:A selector 4 selects one of four clock signals having the phases shifted by 1/4 cycle from each other and this selected clock signal is delayed by a certain delay time tau and 2tau. Then the Input data signals are latched by three filp-flops 1-3 by means of three clock signals having the phases shifted from each other by the delay time tau. The latch outputs of the flip-flops are fetched by a detecting circuit 10. If even one of those three latch outputs has a different level, the selector 4 is controlled to select another clock signal shifted by 1/4 cycle. When the coincidence is secured among those three output levels, the selector 4 is controlled so that the clock selected presently is continuously used. As a result, the bit synchronization is attained in a short time.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-250535

Solnt. Cl. 5

識別記号 庁内整理番号

@公開 平成2年(1990)10月8日

H 04 L 7/00

A 6914-5K

審査請求 未請求 請求項の数 1 (全9頁)

60発明の名称 ピット位相同期回路

②特 願 平1-72174

②出 頭 平1(1989)3月24日

⑩発明者 及川 数則

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

⑪出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 磯村 雅俊

明細書

1.発明の名称

ピット位相同期回路

- 2. 特許請求の範囲

該第1、第2および第3のフリップフロップの各出力を入力し、入力された3つの信号の高低レベルが1つでも不一致であれば、上記セレクタの制御婦子に選択信号を送出して、予め設定されている月間番に従って現在選択されているクロック信号を選択させ、全て一致していれば、現在選択されているクロック信号を引きますることを特徴とするピット位相同期回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、交換機の通話路装置におけるビット 位相同期回路に関し、特に短時間でビット同期が とれ、かつ外部雑音に強いビット同期回路に関す るものである。

〔従来の技術〕

従来より、交換機の通話路装置を含めて、一般の通信装置では、入力された信号の位相を揃えるためにピット位相同期回路を設けている。ピット位相同期回路は、それぞれ異なった位相で入力し

てくる信号を同一のクロックに従って再生することにより、各入力信号の位相を調整して、同期を とっている。

第4回は、従来のビット位相同期回路の構成図であり、第5回は第4回におけるクロック信号とデータ取り込み動作のタイムチャートである。

第4回において、64は遅延時間設定用のバッファ列、65は切換えスイッチ、61,62,63はそれぞれフリップフロップである。

ロック信号は、遅延回路 6 6 および 6 7 により遅延時間 でだけ前段のフリップフロップ 6 1 および 6 2 より位相がずれている。またフリップフロップ 6 2 の取込み値 A・は、同時に出力信号となる。

第4図のA、A、A、A、の出力は図示されない比較回路に入力されて、そこで比較されることにより、ビット位相同期がとれているかが不利の表し、第4図の取込み値A、A、を比較回路に入力して、A、=A、となったときクロック信号と入力信号と入力信号との位相同期がとれているものと判断し、取込み値A、を再生した出力信号として出力している。 A、≠A。の場合には、制御信号CTLで切換えて、みの場合には、制御信号に関次一定確認としたの遅延を与え、A、=A、となるまでこれを繰返えし行う(例えば、Proc.'International Zurich Seminar on Digital Communications'1986. C4.1-C4.4参照)。

(発明が解決しようとする課題)

前述した第4図の従来例では、フリップフロップ61および63の取込み値がA1=A1となるまで入力信号に対して1ずつ遅延値を変える必要があるため、位相差検出回路や最適遅延設定回路の構成が複雑となり、その都度A1=A1になるように入力信号の遅延時間を設定しなければならない。その結果、位相差を検出してから安定させるま

その 稲果、 位相 澄を 検出して から安定させるま でに 時間 がかかるという 問題 があった。

本発明の目的は、このような従来の課題を解決し、クロックと入力信号のピット同期を短時間でとることができ、かつ外部雑音に強く、しかも簡単な回路構成で実現できるピット位相同期回路を提供することにある。

〔課題を解決するための手段〕

上記目的を遠成するため、本発明のビット位相 回路は、同期信号伝送回路の受信側で入力信号の ビット同期をとるビット位相同期回路において、 占有車50%のクロック信号を1/4周期、1/ 2周期および3/4周期それぞれ遅延させる第1、 第2、第3の遅延回路と、上記クロック信号およ

び第1、第2、第3の遅延回路の出力信号を入力 し、制御端子に入力された選択信号により上記ク ロック信号の中の1つを選択し、選択したクロッ ク信号を出力するセレクタと、該セレクタの出力 信号をある遅延時間でだけ遅延させる第4、第5 の遅延回路と、該セレクタの出力信号および第4、 第5の遅延回路の各出力信号をそれぞれクロック 嫡子に入力して、該各信号の立上りないし立下り 時点で入力端子に入力されたデータ信号をラッチ する第1、第2および第3のフリップフロップと。 該第1、第2および第3のフリップフロップの各 出力を入力し、入力された3つの信号の高低レベ ルが1つでも不一致であれば、上記セレクタの制 御囃子に選択信号を送出して、予め設定されてい る順番に従って現在選択されているクロック信号 の次のクロック信号を選択させ、全て一致してい れば、現在選択されているクロック信号を引き続 き選択させる検出回路とを有することに特徴があ **3.**

(作用)

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

. 第1団は、本発明の一実施例を示すビット位相 同期回路の基本構成図である。

ら3個のクロック信号は、それぞれ3個のフリップフロップ1,2,3の各入力端子Dに入力される。すなわち、セレクタ4の出力端子Qからのクロック信号はフリップフロップ1のクロック端子Cに、遅延回路8の出力のクロック信号はフリップフロップ2のクロック端子Cに、遅延回路9の出力のクロック信号はフリップフロップ3のクロック端子Cに、それぞれ入力される。

 第1図において、1,2,3はフリップフロップ、4はセレクタ、5,6,7は遅延回路、8,9も遅延回路、10は検出回路である。

クロック信号は、占有率50%の波形がクロッ クジェネレータ(図示省略)から供給され、セレク タ4のD、~D。端子に入力される。すなわち、ク ロック信号は3個の遅延回路5,6,7によりそ れぞれT/4,T/2,3T/4ずつ遅延されて、 元のクロック信号とともにセレクタの入力端子 Ds~Deに入力される。つまり、周期が同一で、 かつ順に1/4ずつ位相のずれた4個のクロック 信号がセレクタ4に入力されることになる。セレ クタ4では、制御端子Sに入力された選択信号に より4個のクロック信号のうちの1個を選択して、 出力焯子Qに出力する。セレクタ4から出力され たクロック信号は、遅延回路8でヶだけ遅延され、 さらに遅延回路9でょだけ遅延される。これらの 遅延回路8、9およびセレクタ4の各出力を取り 出すことにより、それぞれィずつ位相のずれた3 個のクロック信号を生成することができる。これ

択しているクロック信号の次のクロック信号を選択するように選択信号を出力する。このようにして、 同期がとれた時のフリップフロップ 2 の出力をビット位相同期回路の出力信号として送出することにより、 受信側のクロック信号に同期したデータを正確に再生することができる。

第2図は、第1図における具体的な構成図であり、第3図は、その動作を示すタイムチャートである。

第2図では、遅延時間 τ を T / 4 に設定している。また、検出回路 1 0 は、排他的 O R ゲート 1 1 と遅延回路 1 2 と A N D ゲート 1 3 と カウン タ 1 4 と から 構成される。

第3回に示すデータ21~24はセレクタ4に入力するクロック信号であり、51,52は検出回路10からセレクタ4の端子5に出力される選択信号であり、データ27~29はそれぞれフリップフロップ1,2,3に入力するクロック信号であり、データ33~35は検出回路10内の掛外的ORゲート11の出力と、遅延回路12の出

力と、ANDゲート13の出力である。

クロック信号(データ 2 1)およびこのクロック信号を選延回路 5 , 6 , 7 で遅延したクロック信号(データ 2 2 , 2 3 , 2 4)は、それぞれセレクタ4の入力端子 D 1 ~ D 4 に入力される。セレクタ4は、2 つの制御端子 S 1 , S 2 に入力される2個の選択信号の組み合わせにより、4個のクロック信号の中から1個のクロック信号を選択して、出力端子 Q から出力する(データ 2 7)。

第6図は、第2図における選択信号の組合わせ とそれにより選択されるクロック信号のテーブル 図である。

S1およびS2にローレベルの選択信号が入力するとデータ21 (つまりD1に入力したクロック信号) が選択され、S1にハイレベル、S2にローレベルが入力するとデータ22 (つまりD2に入力したクロック信号) が選択され。S1にローレベル、S2にハイレベルが入力するとデータ23(つまり、D3に入力したクロック信号)が選択され、S1,S2にハイレベルが入力するとデ

第3回の場合には、入力信号の波形タイミング により、フリップフロップ1の出力はLとなり、 フリップフロップ2, 3の各出力はHとなる。排 他的ORゲート11の真理値は、第7回に示すよ うに、3個の入力のうち1個でも異なるレベルが あるときには、出力はHレベルとなる。一方、検 出回路10では、遅延回路12がデータ29をさ らにT/4だけ遅延させて、データ34を作成し ている。 これにより、時刻 t,では、俳他的OR ゲート11の出力(データ33)はHレベルとなる。 また、カウンタ14は2進カウンタであって、入 力縮子に入力されたクロックの立上り時毎に計数 . し、2逸数で出力する。第3図では、時刻 t。に おいてデータ35が立上り、S1(データ25)が Hレベルに変化している。従って、第6図から明 らかなように、セレクタ4の出力(データ27)は 次の順序に変更されて、データ22が選択される (データ28)。 同じようにして、時刻 t s, t s. t, で3個のフリップフロップ1, 2, 3がデー タをラッチした場合には、入力がLレベルである

ータ 2 4 (つまり D 4 に入力したクロック信号) が 選択される。

第3図に示すように、時刻 t , では、S1(データ25) がして、S2(データ26)もしであるため、第6図によりデータ21を選択している(出力はデータ27)。データ27は遅延回路8でT/4だけ遅延されてデータ28となり、さらに遅延回路9でT/4だけ遅延されてデータ29となる。入力信号は、3個のフリップフロップ1,2,3においてそれぞれデータ27、データ28の立上り時点(つまり、それぞれ時刻 t , , t , t ,)でラッチされる。

第7 図は、第2 図の排他的OR ゲートの入力と 出力の真理値テーブルの図である。

データ30と31と32 (つまり、フリップフロップ1と2と3の各出力信号) の組合わせにより、排他的ORゲート11の出力はデータ33となる。すなわち、3個の入力のうち1個でも異なるレベルがあれば出力はHレベルとなり、全て同一レベルのときのみ出力がLレベルとなる。

ため、3個のフリップフロップ1,2,3の出力 (データ30,31,32)が全て L となり、レベルが全て同一であるので排他的 O R ゲート110 の出力(データ33) は時刻 t,において L レベルと る。データ33が L になると、 遅延回路 12の は力はカウンタ14のクロック 端子 C に 入力を を 立る ため、これ以後は S 1, S 2の 状 取り でき 変 プロ出力(データ31)を出力信号として 取り はっことにより、ジッタに対する 余裕度を大きて、入力信号を再生することができる。

なお、実施例では、入力信号を説明の都合で1, 0の交番パターンの場合について述べたが、任意 のパターンについてもある程度の時間をとれば同 じように検出して、再生することが可能である。

このように、本発明においては、1/4周期ずつ位相がずれた4個のクロック信号から1個のクロック信号をセレクタにより選択し、さらにそのクロック信号を でおよび2 でだけ遅延させ、でずつ位相のずれた3個のクロック信号で入力信号を

特開平2-250535 (5)

ラッチして、その結果それらの出力レベルが異なっていれば、セレクタを制御して別の1/4周期ずれたクロック信号を選択させ、ラッチの結果が全て一致していれば、現在選択しているクロック信号を引き続き選択するようにセレクタを制御する。

〔発明の効果〕

以上説明したように、本発明によれば、位相のずれた3個のクロック信号で入力信号をラッチしてそれらの出力信号のレベルにより、別のクロック信号を選択するか、現在のままのクロック信号を続けるか決定するので、ビット同期を短時間でとることができ、かつ外部の雑音に対して強く、しかも簡単な回路構成で実現できるという効果がある。


4. 図面の簡単な説明


第1図は本発明の一実施例を示すビット位相同期回路の基本的構成図、第2図は第1図における 具体的な構成図、第3図は第2図における動作タ イムチャート、第4図は従来のビット位相同期回 路の構成図、第5図は第4図における動作タイムチャート、第6図は第2図における選択信号の組合わせと選択クロック信号のテーブル図、第7図は第2図における排他的ORゲートの真理値テーブル図である。

1,2,3,61,62,63:フリップフロップ、4:セレクタ、5,6,7,8,966,67:遅延回路、10:検出回路、11:排他的ORゲート、13:ANDゲート、14:カウンタ、64:バッファ、65:切換えスイッチ、CTL:制御借号、S,S1,S2:制御端子、D1~D4:入力端子、Q:出力端子、C:クロック端子。


代理人 弁理士 酸 村雅








第 2 図






第 図 6

S2	Sı	Q	
L	L	データ21	
L	Н	データ22	
Н	L	データ23	
Н	Н	データ24	

図

データ30	データ31	データ32	データ33
L	L	L	L
L	L	Н	Н
L	Н	· L	Н
L	H	Н	Н
·H	L	L	Н
Н	L	H	· H
н	Н	L	Н
H	н	H	L



手統補正書 (自発) 元年 4月 2007

特許庁 長官 吉 田文

1. 事件の表示

1 年 特 取 第72174 号

- 発 明 の 名 称 ビット位相同期回路
- 補正をする者

事件との関係

東京都千代田区内幸町1丁目1番6号 元^{9 # #} A (名称) (4 2 2) 日本電信電話株式会社 代表者 山 口 開 生

4. 代 理

東京都新宿区西新宿1丁目18番15号 中沖ビル7階 電話 (03) 348-5035 (7727) 弁理士 磯 村 雅 俊と

5.5 補正により増加する発明の数

6.5 補正の対象

明細費の「特許請求の範囲」および **「発明の詳細な説明」の個ならびに図面**

7.ま 補正の内容 別紙の通り

方式 へ



- (1) 明細書第1頁の特許請求の範囲を、別紙の 通りに補正する。
- (2) 明細書第10頁19行~20行の『排外的 ORゲート11』を、『排他的ORゲート11』 に補正する。
- (3) 明細書第11頁15行~20行の『S1に ハイレベル、S2に・・・・・ハイレベルが入 カすると』を、『S1にHレベル、S2にLレベ ルが入力するとデータ22(つまりD2に入力し たクロック信号)が選択され、S1にLレベル、 S2にHレベルが入力するとデータ23(つまり、 D3に入力したクロック信号)が選択され、S1, S2にHレベルが入力すると』に補正する。
- (4) 明細書第5頁15行~第6頁19行の『上 記目的を達成するため、本発明のピット位相回路 は、・・・・・ことに特徴がある。』を、次のよ うに補正する。

『上記目的を達成するため、本発明のピット位相 |周期回路は、||周式信号伝送回路の受信側で入力 信号のピット同期をとるピット位相同期回路にお

-199-

いて、占有率50%のクロック信号を1/4周期、 1/2周期および3/4周期それぞれ遅延させる 第1、第2、第3の遅延回路と、上記クロック信 号および第1、第2、第3の遅延回路の出力信号 を入力し、制御娘子に入力された選択信号により 上記4個のクロック信号の中の1つを選択し、選 択したクロック信号を出力するセレクタと、該セ レクタの出力信号をそれぞれある遅延時間で, 2 τだけ遅延させる第4,第5の遅延回路と、該セ レクタの出力信号および第4,第5の遅延回路の 各出力信号をそれぞれクロック娘子に入力して、 跛各信号の立上りないし立下り時点で3分岐され てそれぞれ入力端子に入力されたデータ信号をラ ッチする第1、第2および第3のフリップフロッ プと、該第1、第2および第3のフリップフロッ プの各出力を入力し、入力された3つの信号の高 低レベルが1つでも不一致であれば、上記セレク タの制御嫡子に選択信号を送出して、予め設定さ れている順番に従って現在選択されているクロッ ク信号の次のクロック信号を選択させ、全て一致

していれば、現在選択されているクロック信号を 引き続き選択させる検出回路とを有することに特 機がある。』

(5)第1図を、別添の図面に補正する。

特許請求の範囲

(1) 同期式信号伝送回路の受信側で入力信号の ビット同期をとるビット位相同期回路において、 占有率50%のクロック信号を1/4周期、1 / 4 周期および3 / 4 周期それぞれ遅延させる 第1、第2、第3の遅延回路と、上記クロック 信号および第1、第2、第3の遅延回路の出力 信号を入力し、制御嫡子に入力された選択信号 により上記4個のクロック信号の中の1つを選 択し、選択したクロック信号を出力するセレク タと、該セレクタの出力信号をそれぞれある遅 延時間で<u>, 2 で</u>だけ遅延させる第4, 第5の遅 延回路と、該セレクタの出力信号および第4。 第5の遅延回路の各出力信号をそれぞれクロッ ク端子に入力して、該各信号の立上りないし立 下り時点で3分岐されてそれぞれ入力端子に入 力されたデータ信号をラッチする第1、第2お よび第3のフリップフロップと、該第1、第2 および第3のフリップフロップの各出力を入力 し、入力された3つの信号の高低レベルが1つ

でも不一致であれば、上記セレクタの制御編子に選択信号を送出して、予め設定されている順番に従って現在選択されているクロック信号の次のクロック信号を選択させ、全て一致していれば、現在選択されているクロック信号を引き続き選択させる検出回路とを有することを特徴とするピット位相同期回路。

